FPGA多速率信号处理(二)
发布人: 发布时间:2021-06-14
总结起来,多速率信号处理,其目的在于改变原有数字信号的频率,通过抽取实现降低采样速率,通过内插来实现提高采样速率,但抽取或内插的前提是,需要保证有用信号频带内没有频谱混叠,继而需要各种新式的滤波器来实现。
多速率信号处理的核心:抽取、内插、低通滤波。实质上不难看出,设计的难点在于滤波器。多速率滤波器实质上是具有线性相位的FIR滤波器,通常滤波器需要工作在很高的速率上,因而需要考虑如何减少运算量和运算复杂度。
常用的多速率滤波器主要有:多速率FIR滤波器、积分梳状(CIC)滤波器和半带滤波器。
多速率FIR滤波器由于信号速率高,需要工作在很高的频率上,大量的乘法器参与运算会导致资源消耗多、功耗大等问题,这对于FPGA片内有限的资源来说,实际操作不太可取,因此实际使用较少。CIC滤波器和半带滤波器结构简单,实现方便,性能良好,在软件无线电中得到广泛使用。
特别是在DDC和DUC中,将不同的滤波器进行组合实现需求。例如,在接收机中,采用CIC滤波器作为第一级滤波器,完成抽取和低通滤波;在第二级采用FIR实现的半带滤波器,此时的工作频率较低,滤波器参数得到优化,可以用较低的阶数实现,节省资源和降低功耗。
对于无线通信,收、发两端都存在多速率处理,这里我们将发射机的多速率处理叫做多速率发送处理器,相应地,在接收端,叫做多速率接收处理器。
需要注意的是,如果我们只做基带信号处理,可能你是不会去接触如何设计滤波器,完成DDC或者DUC。同样,在基带处理中,因分工问题,你可能无法一个人完成整个链路的设计,但对于处于边工作边学习阶段的我们,谁甘愿一直做一个模块,到时候只会一个功能部件设计,其余的不会,这会对职业生涯发展构成威胁。
回到对多速率发送和接收处理器的讨论中,看看其一般设计过程。